• · 小弟想学习FPGA芯片的最小系统搭建，求大神指教！11-16
• · 跟着小狂玩RicoBoard之三种方法玩转GPIO第二篇11-16
• · 美光的flash读时序问题11-16
• · ISE仿真输出为高阻11-16
• · Qsys系统生成之后，没有reset输入引脚是怎么回事？11-16
• · 各位大神，帮忙看一下这是什么情况，谢谢。11-16
• · 新手求教，FPGA读写flash源程序，有点看不懂，求指导啊11-16
• · 关于黑金的资料中串口接收程序的一个问题 希望得到解答11-16
• · modelsim 仿真fft11-16
• · 请问FPGA如何对1M个点做FFT的方法11-16
• · 求好心人帮忙解惑，关于FPGA的接口问题11-16
• · 一个verilogHDL语言的音乐产生模块，赋值总是有问题，求大家帮忙看下问题出在哪……11-16
• · 大神们，怎么用89C51设计一个交通控制器？11-16
• · 求大神指教：研究生小白一枚，导师是做图像处理方向的，开学后导师是要分方向，关于方向的选择有些疑惑11-16
• · isim仿真的问题11-16
• · FPGA vs ASIC 你看好谁？11-16
• · 小梅哥FPGA设计思想与验证方法视频教程之UART串口发送模块设计与验证11-16
• · 32个FPGA开源网站11-16
• · vivado固化flash失败11-16
• · vivado中如何对edif封装后的文件进行modelsim下的时序仿真，求教11-16
• · xilinx EDF已经综合过的网表文件怎样添加到Vivado工程中？11-16
• · 按照书上的分频电路，综合后仿真出来是未知值？11-16
• · 每日更新（16年4月9日已更新）11-16
• · 我想问一下在Verilong中,a <= 8'b0;和a <= 8'd0;有什么不同，顺便求推荐Veriog语法书。11-16
• · 红外遥控解码研究11-16