微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado中如何对edif封装后的文件进行modelsim下的时序仿真,求教

vivado中如何对edif封装后的文件进行modelsim下的时序仿真,求教

时间:10-02 整理:3721RD 点击:
vivado中如何对edif封装后的文件进行modelsim下的时序仿真,求教


已退回5积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top