微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
嵌入式设计讨论
>
FPGA,CPLD和ASIC
> ISE仿真输出为高阻
ISE仿真输出为高阻
时间:10-02
整理:3721RD
点击:
今天在使用ISE的Isim仿真时发现输出一直为高阻,经过排查发现这种情况是由于仿真器无法全面检查测试模块导致,使用综合器检查即可排查错误。在我的测试模块中,同时使用上升沿和下降沿赋值,在仿真器中通过,而这在综合器中是不允许的,改为单上升沿赋值解决了问题。
上一篇:
Qsys系统生成之后,没有reset输入引脚是怎么回事?
下一篇:
美光的flash读时序问题
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
求助vcs仿真xilinx的库的问题
新版破解器 Quartus II 13
Vivado中做MicroBlaze实验 S
“ Could not start or
modelsim仿真
VCS2016 求助
求助! modelsim显示 :
用Verilog语言编写SJA1000 C
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top