微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE仿真输出为高阻

ISE仿真输出为高阻

时间:10-02 整理:3721RD 点击:
今天在使用ISE的Isim仿真时发现输出一直为高阻,经过排查发现这种情况是由于仿真器无法全面检查测试模块导致,使用综合器检查即可排查错误。在我的测试模块中,同时使用上升沿和下降沿赋值,在仿真器中通过,而这在综合器中是不允许的,改为单上升沿赋值解决了问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top