• · 寻图像处理高手12-25
• · 请问大家ISE中怎样查看状态机12-25
• · 求助－单片机定制12-25
• · 请高手回归:ModelSim的安装License12-25
• · 求助：关于xst的综合报告12-25
• · 怎么例化自己定义的寄存器？12-25
• · Verilog中可以做取模运算吗？12-25
• · 请教下DVB PORT 或 mpeg data port 标准哪里可以下载12-25
• · 请教：MicroBlaze的使用？ (无内容)12-25
• · verilog的 primitive 语句能在 Xilinx 的ISE中使用吗？12-25
• · 请教双向端口加pad的问题12-25
• · 关于异步clock的约束问题12-25
• · 求购usb 2 otg12-25
• · DSP Builder的辅导材料，谁有？12-25
• · 求助一个DDR2总线问题。敬请各位大侠帮忙解决。谢谢！12-25
• · 在Synopsis ISE中如何能得到电路设计的LUT网表？12-25
• · 用FPGA怎么实现HDB3的时钟怎么提取？12-25
• · DDR2 更換part12-25
• · eetop论坛充满活力12-25
• · 使用Altear的PCI IP，如何获得相应的约束文件？12-25
• · 谁能教一下ISE中滤波器的系数怎么得来的？12-25
• · usenet试用版本12-25
• · QuartusII PCI-E IP Core12-25
• · 请教DC综合时，共有那几种false path？12-25
• · 一个QuartusII工程的必须文件有哪些？12-25