微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教DC综合时,共有那几种false path?

请教DC综合时,共有那几种false path?

时间:10-02 整理:3721RD 点击:
就知道不同时钟域之间的模块要设为false path,请问还有其他的false path吗?谢谢

自己顶,高手指教啊

http://www.eetop.cn/bbs/thread-184848-1-2.html
这个帖子多少有点帮助

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top