微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > TDC(time-to-digital converter)中进位线级联测量时间

TDC(time-to-digital converter)中进位线级联测量时间

时间:10-02 整理:3721RD 点击:
我用下面的代码实现了一个一位加法器,然后将一位加法器级联来实现进位线的级联来使时间测量,但是我用modelsim做时序仿真,每级延时时间将近1ns
module module_add
(
input a,
input b,
input cin,
output sum,
output cout
);
wire buff;
assign buff=a^b;
assign sum=buff^cin;
assign cout=(buff)?cin:(a&b);
endmodule

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top