有做过基于FPGA的TDC的吗？

时间数字转换技术（TDC)是建立在R.Nutt在1968年提出的延迟线结构基础之上，利用信号通过逻辑门电路的绝对传输时间提出的一种时间测量方法，早期用同轴线来实现延迟线，随着集成电路的发展，这种结构的计时器被移植到IC上，得到迅速推广。

欢迎加QQ972172579，恳请做过的前辈们给点帮助。

看看，学习一下。一个小菜鸟

TDC，Time-to-Digital Converter，即时间数字转换器，是常用的时间间隔测量电路。

时间数字转换器（time-to-digitalconverter, 简称 TDC）是检测系统中的重要部分，是在电子仪器仪表或信号处理当中将模拟信号转换成以时间表示的数字信号的仪器。时间数字转换器输出了每一个脉冲与所设起始点相比被记录下来的时间。时间数字转换器一般用于测量时间间隔在1纳秒到皮秒的范围时的应用。

感谢老师回复，简单的进位链我还是会写的，现在寄存器读出的信号出现了不定态，不知道怎么回事了。您做过相关的吗?

时间数字转换器是一个高精度达到皮秒级的时间间隔测量单元. 测量原理是基于通过逻辑门的延迟时间.尽管它对于温度和电压变化很敏感,但是通过适当的控制和校准方法可以将通过逻辑门的延迟作为高精度时间间隔测量的基准.现代化的CMOS技术使单次测量的精确度最高可达10皮秒(相当于100GHz). 最受欢迎的数字测量电路的统计数据特征允许通过平均的方式使精度达到飞秒级.在最新的产品中acam公司为一些基本参数设置了标准,例如精度,测量频率,双脉冲对精度,带宽测量,电流消耗等.

您方便加一下QQ详细说明一下吗?972172579

TDC的作用是把反馈时钟信号与参考时钟的相位(phasc)差量化成数字 信号,这个数字信号经过数字滤波器滤波,输如的数字信号给DC0产生时 钟.TDC是ADPLL的核心部件,它关系到ADPLL的锁定,关系到 加PLL锁定后输戡频率的误差的减少.设计好TDC会是整个ADPLL的性能得到巨大的提高。

您是在灌水吗。

先了解TDC的原理，其实 VHDL来实现还是很容易的。

嗯 ，感谢回复，您用过HDL实现吗?

已经是很多年前了，读研究生的时候，设计过，这些资料，找不到了……别怕，挺简单的。

感谢您的鼓励。

您好，您现在TDC做怎么样了?进位线该怎么级联呢?