微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数字下变频中的抽取和直接降低AD的采样率有什么区别?

数字下变频中的抽取和直接降低AD的采样率有什么区别?

时间:10-02 整理:3721RD 点击:
数字下变频中的抽取和直接降低AD的采样率有什么区别?比如AD采样率100M,下抽倍数为4倍,和AD采样率25M有什么区别。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top