微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教双向端口加pad的问题

请教双向端口加pad的问题

时间:10-02 整理:3721RD 点击:
对data_in和data_out加一个普通的双口pad,pad名为AD_io,其中
程序里:
always @ (posedge clk or posedge rst)
begin
if (rst)
data_out <= 8'bz;
else if (read_fifo & read)
data_out <= fifo[read_address];
else if (cs & read)
data_out <= data_out_tmp;
else if(~read)
data_out <= 8'bz;
end
在testbench里面给与初值,assign AD_io = AD_en? AD_o : 8'hzz;
加pad之前仿真通过,可是加了pad之后AD_io本应该是高阻的时候结果变成了8‘hFF,是不是我的pad加的不对,还是我加pad的信号处理的不对,请高手指点一二,谢谢了!

please use the PAD IO CELL provided by foundry

同问。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top