微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 弱弱的问一个的端口的问题!

弱弱的问一个的端口的问题!

时间:10-02 整理:3721RD 点击:
定义一个输入
INTER:IN STD_LOGIC
我想问:我想在INTER的上升采取一个后续动作的话,那么INTER的上升沿该怎么写啊!谢谢!

这样写可以么?
if(inter'event and inter='1')

process (INTER) begin
if (rising_edge INTER) then
....
end if;
end process;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top