微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助在ISE下用verilog定义inout端口的问题

求助在ISE下用verilog定义inout端口的问题

时间:10-02 整理:3721RD 点击:
在用ise中用verilog定义inout端口时,总是报错,各位盟友,不知应该怎么定义才对啊?

报什么样的错,能说得具体一点吗
或者把错误信息贴上来吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top