关于模拟MCUIO端口的verilog程序测试问题
时间：10-02
整理：3721RD
点击：
我写了一个MCU用16bit地址线和CPLD相连，用CPLD模拟MCUIO端口的操作的程序，现在要写测试程序。
inout型定义为wire型
wire[15:0] ad;
MCU进行写操作时，先发地址，然后在wr置0后数据线发送数据如何写
module IO;
wire[15:0] ad;
reg[15:0] adin;
reg en;
initial
begin
进行初始化操作；
forever #5 clk=-clk;
end
模拟MCU输出一个地址
adin=16'h0001;
assign ad=(en)?adin:16'hzzzz;
这个en如何设置
当读操作时
给出地址后
adin=16'h0001;
assign ad=(en)?adin:16'hzzzz;
该地址线要做为输出该如何写。
请教高手指点，很急，谢谢了。
inout型定义为wire型
wire[15:0] ad;
MCU进行写操作时，先发地址，然后在wr置0后数据线发送数据如何写
module IO;
wire[15:0] ad;
reg[15:0] adin;
reg en;
initial
begin
进行初始化操作；
forever #5 clk=-clk;
end
模拟MCU输出一个地址
adin=16'h0001;
assign ad=(en)?adin:16'hzzzz;
这个en如何设置
当读操作时
给出地址后
adin=16'h0001;
assign ad=(en)?adin:16'hzzzz;
该地址线要做为输出该如何写。
请教高手指点，很急，谢谢了。
论坛的高手帮帮小弟的忙，很急，谢谢了。
每人理我