微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求解Allegro中Route Keepout的问题,非常感谢。

求解Allegro中Route Keepout的问题,非常感谢。

时间:10-02 整理:3721RD 点击:


  (图1) [/attach]

   (图2)
如以上两幅图所示,绿色的铜为Route Keepout。怎样才能使得铺这个铜时会避开如图2中的线与焊盘,其铜效果就如图1一样,中间都避空了。求大神解决,谢谢


铺一块静态铜箔,避让,再Z-COPY到Route Keepout

能否说明详细步骤,谢谢

在那个区域  在etch层铺一个动态铜皮,动态铜皮会自动避让线与焊盘,然后将这个动态shape 改为静态shape,然后用z copy命令,copy这个静态shape至rko层

那像那个铜皮离线与焊盘很近,是要设置距离的吧

是的,在约束规则里面设置。

谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top