微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro 16.6 DDR3约束规则设置

Allegro 16.6 DDR3约束规则设置

时间:10-02 整理:3721RD 点击:
Allegro 16.6 DDR3约束规则设置    求救

这怎么救啊.....
你是不知道怎么设还是不知道改设多少?

其实,网上这方面的资料已经很多了。

:):)

我在网上查查。谢謝!

我想知道步驟。

先了解规则,就是要知道你想要的是什么样..
然后熟悉软件,知道怎么设置才能实现.
教程说什么先建立个分组叫什么什么,命名什么什么.
然后怎么怎么样的了,网上很多书都有的...

规则在那里

cmgr

学习下,谢谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top