微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 弱弱的问下,哪些线距要遵循3W规则。

弱弱的问下,哪些线距要遵循3W规则。

时间:10-02 整理:3721RD 点击:
所有走线设置3W线距吗,还是只是有些电路要遵循3W线距?请指点下。

时钟和复位信号特别关注一下

SDR 的地址,数据,和NAND FLASH 的线路要按3W规则吗

看芯片的频率和芯片的参数,如果要求高就应该按照这个3w规则走

3W線距要看信號影響的強弱吧

最主要还是高频线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top