微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Si影响带来的delta delay是加到了cell delay上还是net delay上?

Si影响带来的delta delay是加到了cell delay上还是net delay上?

时间:10-02 整理:3721RD 点击:
请指教,Si影响带来的delta delay是加到了cell delay上还是net delay上?

应该是input pin上吧

那就是把这部分带来的delay算到了cell delay上了?不太懂

将报timing的格式改成 cell 和 net 都显示的, 为了显示si的delay再把列incrmental delay显示,就看到了。

不是吧,net上只显示fanout 和 cap吧

计算是计算在input pin 上,delta delay 有两个影响, Dtrans 和Ddelay,这是指SI 对信号的两方面影响,工具体现在input pin上, Dtrans将进一步作为input trans 影响后面的cell delay。



您好,我用report_timing -crosstalk ,如图,0.004的dela delay是加到了哪里?可以看到net delay是0.13,cell delay是0.030.
是不是哪里都没加这个0.004的delta delay,它只是影响了tran 和cell delay?



很开心受到您的回复,我用report_timing -crosstalk_delta ,如图,
一,0.004的dela delay是加到了哪里?可以看到net delay是0.013,cell delay是0.030.
二,是不是这个0.004哪里都不加,只是它会影响tran和间接影响cell delay?

呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top