微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Calibre LVS incorrect nets

Calibre LVS incorrect nets

时间:10-02 整理:3721RD 点击:
各位高手,请教一下LVS的问题:STD cell的PG Pin名字为VDD/GND,chip top上PG net名字为VDD_net/GND_net。在Calibre进行LVS时出现以下问题,感觉应该是LVS的option设置不对。请指教!

layout 上打text打的是VDD_net吧, 改成VDD

谢谢回复,是这个问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top