微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时序优化的方法

时序优化的方法

时间:10-02 整理:3721RD 点击:
对于一个设计,在place_opt以后,有很多violation,可以从那几个方面来对时序进行优化

时序优化的方法就是找到为什么会出现这些violation

先分析时序violation的原因,对症下药

does ICC placer have an automatic way to "search and repair" the violations?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top