定义clock之后，可以穿过哪些单元，需要在哪重新定义clock
时间：10-02
整理：3721RD
点击：
比如说从外部进来的信号（create_clock）定义成时钟，可以穿过非门，异或门之类的这种吗?
如果经过gating_cell之后，需要重新定义时钟吗
如果经过gating_cell之后，需要重新定义时钟吗
可以，不用
经过gating_cell之后，也不用吗?
dc自动插了1万个gating_cell，难道还要定义1万个时钟吗?
不用。
分频的地方 可以create_generated_clock
ck_gate默认是 through pin
感谢
感谢