signoff和真正tapeout区别大吗？

一个design house的manager说在EDA公司做design做到signoff和真正tapeout还是有很大区别的，出去找工作，看资历就看tapeout有多少，求真相。
补充下，我在EDA公司也可以做45nm甚至28、20nm的design，design本身也是业内最复杂的这种，和在design house做有多少区别?

同样是EDA工具，不同EDA公司的，功能上也是有差别的
同样是某个工艺节点的工艺，不同foundry也是不一样的
chip的良品率和可靠性是很重要的终点目标。
对于90nm以下，会有一些设计的经验决定优劣。
是不是可以理解为，同样是通过各种signoff验证的设计，也会有性能优劣之分。

怎么说呢，不是signoff的标准不一样。是因为从他的角度来看，你只是跑完了整个流程而已，可能你确实做得是业内最复杂的设计，但是你很多考虑问题的角度和方式和真正做design的角度不一样。
我举个例子，假如你现在在跑某个cpu的design,你可能会为了证明给客户，告诉他，自己的工具能让这个IP跑到多少频率。同时sta clean，然后你就结束了。
但是对做design的人来说，他做事情的顺序应该是这样的： 首先他知道的一个deadline,然后他被告知去trail run这个IP,然后上交数据，最后得知上面可以同意他能够开始的某个初始density。好，现在final netlist来了，因为知道了之前的trail run时间，所以他必须要在timing,面积，和power中间取得一个trade off.好比一共给了2周的时间给他，当然，理论上，如果给一台很牛逼的机器，我们可以加入各色的super command 来让工具做得最好，但是如果是一台很普通的机器，然后，我们大概知道每步，每个option所要花费的时间（前面的trail run得知的），designer需要在这2周内，用有限的机器，有限的时间，用各种命令的组合，最后达到3者的平衡，这就是其中最大的不同。有时候，初始density差5个点的话，你做的流程就会有比较大的变化，而这是eda公司不会去care的。
还有一个就是经验，好比某个工艺节点，design house的人会有之前的经验判断，当某个corner下的leagage或者dynamic是多少时，最后的差别和他大概是多少。那么就不会过度去优化这些指数，达到某个值即可。但当你没有经验的时候，你将没办法给这项指标留margin.那你必然要牺牲面积和timing.

非常感谢你详尽的回复。

3# 说的很棒，很受益啊。

有经验的大牛！

说的很好，确实是大牛

TTder乃业界一牛！

学习了，太牛了，

大牛啊！

学习啦

学习了，大牛

学习了，大牛

学习了！~谢谢

三楼的说的好，太详细了