微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 异步时钟 默认的时序分析 求助

异步时钟 默认的时序分析 求助

时间:10-02 整理:3721RD 点击:



一个时钟周期是6ns,一个时钟周期是10ns,在0时刻上升沿对齐,图中标识的是setup和hold分析的时刻?


之前听说PT默认的hold检查是在setup的上一个时钟沿,而上图明显不是在setup的上一个时钟沿检查hold?

请问默认情况下,是在哪个时钟检查hold?

异步时钟之间是false path,工具不会去检查时序

你可能说的是multi cycle的情况。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top