微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助问题

求助问题

时间：10-02 整理：3721RD 点击：

我再使用DC自动插入ICG时，约束了clock gate最大扇出32，但综合出来的结果还是报net 驱动了好几千个寄存器，请问这个怎么处理?

。

上一篇：请教，DC综合如何设置约束，让触发器到触发器之间的延时路径大于某一个值
下一篇：dc综合时，如何得出约束的数值

ICG 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top