请问如何向Cadence中导入CDL文件

找 *。cdl文件

在icfb中选择File-> Import-> CDL IN...，定义referece library, dev-map file 等，可参考cadence的transref.pdf帮助文档。

同意3楼的观点

須要分成兩個步驟, 其一是 conn2sch(). 另一步驟一時不能想到, 如回憶起來再補述.
只不過圖型不甚美觀.

?

349855 349 550

Dear Sir:
Can you give me some example ? Like how to write the device map .
Thanks

?

谢谢啊

苦恼

如何定义referece library, dev-map file 等?

没做过，学习了

我也遇到这个问题，非常苦恼中

到底该如何操作呢?没有指出来啊

没有多少意思。

在cadence里import cdl...
###Virtuoso CDL In###
CDL Netlist File: <./netlist/top.cdl>
Output Library:<SMIC018_DAC>
Output View Name: <schematic>
Top Cell: [Top]
Reference Library List：<analogLib>
Device-Map File: <./DevMap>
###DevMap 文件参考###
devMap := pfet pmos4
propMatch := subtype P1
propMap := w w l l
addProp := model p18
devMap := nfet nmos4
propMatch := subtype N1
propMap := w w l l
addProp := model n18
###############
主要是Device-Map File写好，Rerence Library 可以使用各种PDK
可以参考Cadence的transref.pdf文档，里面写的很详细

propMap := w w l l
是什么意思，是用来确定device的坐标吗?

xuexile

DevMap设好就可以导入,但PIN的属性好像不对,线路也很乱。感觉FAB厂给的CDL文件不是用来导入的。如果是做LVS,可以用v2lvs转换时加入CDL文件就可以。

主要在MA文件，但转化出来的sch中size参数只有user的，没有CDF的，哪位大虾能告知原因?

遇到个问题请教一下：
PDK里面有两种类型的pmos管，写好device map后，他生成的schematic 只用其中一种pmos。我propMatch这项是否是区分不同的mos管 ，但是不知道如何去找subtype，请帮助，谢谢

同问阿！

能提供下transfer.PDF么。不知道哪里有。
还有在.SUBCKT 内调用了一个子电路
.SUBCKT BUFFA B CD
XNM0 A B C D n25ll_ckt mr= 1 l=2u w=8u
.
.
.
.END
这里的n25ll_ckt 为PDK 里的nmos
devSLELECT:=XNM0n25ll_ckt
这样 提示failed to find the terminal 'DRN' in the master cell of instance 'XNM0'.
怀疑根本没有执行 devselect。 将XNM0 改为M0，不需要devselect 也可以导入。请问这个是什么问题。X开头的都不能直接处理么

有没有像教程一样的操作?