微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT时序报告的问题?求助?

PT时序报告的问题?求助?

时间:10-02 整理:3721RD 点击:
我在PT上做的时序分析,得到的下面的时序报告,但是我老师说总觉得哪里不对,说是transition的值不应该只用pclk有值,其他为0。但是我不知道问题出在哪了,这个结果不对吗

cts 前吧, 你可以设了什么ideal network

你这是综合后的sta?

布局布线之后的

我设置成那个了,是因为这个原因,trans才为0吗?

对,remove_ideal_network -all

对,remove_ideal_network -all

我试了一下这个命令,提示我 -all 这个命令不对,

我后来重新做了一遍布局布线,没有选择ideal_network,但是trans的值还是一样,后来设了一下operation condition,trans的值就有了,用的库是smic18的slow.db,之前用的是typical.db。是与这个有关系吗?

有trans就对了,你慢慢玩吧, 不知道你flow里面有啥问题



你这明显是不对的,cts之后就不会存在ideal 的network delay 。

我是用encounter做的,在生成sdf的时候,有ideal_network这个选项,可以选择也可以不选择吧。

不应该有ideal

CTS之后将时钟换成传播时钟set_propagated_clock [get_clocks pclk]

设置这一步的作用是什么?

将理想时钟换成传播时钟

你这是CTS之后的时序报告?你没有移除理想的clock_network_delay,正确的跑完之后应该显示clock_network_delay(Progated)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top