微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 修timing的setup

修timing的setup

时间:10-02 整理:3721RD 点击:
一直有个疑问,在进行STA分析的时候,如果timing的setup不满足,直接在数据通路上插dummy cell,使得数据的delay增大不就可以meet吗,为什么实际修timing的时候却没有提出这个方案,请大牛指导?1

setup不满足,是数据路径delay太大了,你还要去增加?

不对吧,setup不满足是clock上delay太大了吧。hold不满足是因为数据延时太大

组合逻辑延时太长会产生建立时间违例!这个时候应该减小组合逻辑延时啊!但是延时太小可能会产生保持时间违例!

你把setup和hold弄反了
setup slack=(T_capture_clock_tree+T_clock-period)-(T_lauch_clock_tree+T_data_path)-T_setup-T_clock_uncertaity
hold slack=(T_lauch_clock_tree+T_data_path)-T_capture_clock_tree-T_hold-T_clock_uncertaity
我建议刚看setup和hold timing时从公式入手

setup不满足你插delay cell岂不是violaiton更大了。

我指的插delay cell是指在数据通路上插delay cell,这样的话能修setup吗

setup不满足是数据通路上delay太大了

你把setup和hold的概念理解错了

setup violation是说数据路径占的时间太多了,就是数据走的太慢了,修setup应该减小数据路径上的delay,让数据走的快一点,hold violation是说明数据走的太快了,把原始数据冲掉了,应该让数据走的慢一点,这时才在数据路径上加delay cell。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top