问一个CDL IMPORT时device map file的问题

按照网上的说法和cadence自带的transref.pdf这个参考文档，写了一个mapfile，导入之后发现电路中MOSFET的宽长都是最小值，应该是宽长都没有识别。我想问一下：propMap := w width l length
其中w和l是相当于关键字是默认的，width和length应该是跟我的PDK有关的。但问题是我就这样写，宽长还是没有识别出来。所以这个width和length的地方到底应该填什么?去哪里看?

不知道我的帖子是否有帮助：
http://bbs.eetop.cn/thread-469052-1-1.html

恩，其实搜百度的时候早就看过你的帖子了，问题解决了，谢谢

同求同求

IC61里面遇到同样的问题，但是又有点不一样，导出的schematic symbol上显示的是正确的尺寸数值，只有fw是最小尺寸， W是正确的。但 Q下MOS管属性，里面只有m值是对的，W,L都是最小尺寸。LVS的话，也可以过。请问小编问题是怎么解决的，我也看了二楼的帖子，那个code只是把symbol显示的fw跟w一样是对的，但Q属性里面fw还是最小值。这个是怎么回事，折磨人呀

你好，请问最后是怎么解决的呢?我现在也遇到同样的问题，CDL里只有一个W，而MOS管有total width、finger width、fingers，尝试了很多，但总是不对。麻烦指导下，谢谢！

你也可以参考2楼，希望你能解决~我由于毕业工作了，具体情况实在记不得了