微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter import design问题(妹子求解答)

encounter import design问题(妹子求解答)

时间:10-02 整理:3721RD 点击:
在import design的时候,不小心读入两个.v文件(比如00_abc.v和01_abc.v),而我想要的是读01_abc.v。
两个文件稍有不同。
------01_abc.v比00_abc.v仅仅多加了一点东西,其余完全相同。
------load .def文件后,开始各种连线。
ug虽然提到可以specify multiple netlists,却没有说会有什么效果。
问题:1.为什么00_abc.v和01_abc.v一起读入后,和只读入01_abc.v效果相同(可能不同的地方我没发现)?
2.我这种情况,工具是怎么读取netlist的?
3.会不会得到我想要的结果?

请读入正确的网表, 不要考验工具在各种极端下的反应,都是人做的工具,都会有bug的,
请按照正常flow来,

Tools---〉Design Browser打开看看工具读取了啥就知道了。
ps:不是妹子也解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top