tapless的工艺VNW VPW问题

本人对一个block进行了lvs验证，出现错误并未通过，显示的是关于VNW VPW的问题，如下图：

通过查看讨论区的帖子，试着对source网表中添加了.GLOBAL VNW VPW,结果显示通过，如下图：

我想请问我的问题的原因是因为source网表中没有对nwell与sub进行偏置导致的吗?（tapless设计）stdcell的.cdl文件中对VNW VPW定义了，而通过v2lvs将写出的网标转化成spice网表中没有VNW VPW 所以出现了以上的问题?
新手，请大家给予解答 谢谢

很简单，把他们用VDD VSS替换一下就行了

我是在将source网表转化成spice网表后在里面加入了 .GLOBAL VNW VPW 并 *.CONNECT VNW VDD *.CONNECT VPW VSS 显示的结果正确。应该就是source网表中的 vnw vpw 没连上吧

这样处理就行或者直接修改成VDD VSS都可以

这样处理就行或者直接修改成VDD VSS都可以

哦谢谢小编