微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教关于lvs中nfet的问题

请教关于lvs中nfet的问题

时间:10-02 整理:3721RD 点击:
在做数字版图的LVS的时候,某个stand cell内部的一个nfet,在layout中是0.381,在source cdl中是两根管子,一个0.265,一个0.116,加起来正好等于0.381,工具认为这种情况不匹配,这个是在lvs中可以有什么设置吗?我用的GF28的工艺

比较奇怪,按理说应该是简单pass才对,看看rule deck有提到么

并联的么? LVS REDUCE * PARALLEL * 应该是这一类的命令

lvs reduce split gate yes(NO)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top