关于长tree的经验之谈，怎样长好tree
我现在就知道一个:如果发现哪个节点以下的长的不balance，可以把其他节点都设置成dont_touch，在重新长一遍不balance的
func scan分开长会好点吧
如果design里面有一个block是已经长好tree的，那做hier的集成的时候，要告知工具这个block的clock端是一个float pin，而且已经有一定的长度了。
以前还有一些人工去调整tree的skew的方法，比如两个path之间的setup有问题。可以通过调整他们的tree的非common path的cell，来调整他们的clk skew。但是这种方法对hold的影响也是有的。我也没用过
能分享几个，你在真正的做项目过程中遇到的tree的具体问题和解决方法吗?不用说的很详细，说的大概就行，对我帮助面试帮助一定很大！
你用的是ICC还是EDI, 怎么把已经balance好的的节点设置成dont_touch,然后只调节剩下的节点?
本人用的encounter,对于你说的这个post-cts再修复个别的节点,我只想到了ckECO命令
我用ICC，但是之前用encounter，您能具体说下那个eco怎么做吗用什么命令，我encounter没做过
我是这么认为的,一.如果发现某几个leaf pin没有调节好的话,直接ckECO(具体看他的选项),他会整体进行clock tree的skew,所以也会相对慢一点,但最起码比重新做tree要快.
二. 如果CTS之后,发现某几个leaf pin的delay需要特别调整一下(比如为了fix setup,可能要将几个leaf pin的ck 往后移或前移)的话,先把clock spec加入MacroModel然后加载进来,然后ckECO.
第二种用途还没有验证过,不知道可行不可行.等验证之后再作答复
你在长tree的时候遇到过什么棘手的问题吗?可以分享一个例子吗?
不需要绝对的balance，只要timing ok就行，skew都是无所谓的
感觉自己就是跑flow,关于长tree也不知道一些方法，可以分享几个长tree遇到的问题，然后是怎么解决的吗?这将对我有指引和启发
你在长tree遇到过什么问题，最后怎么解决的，可以例举几个吗?
是这样的,小编:
在做数模混合的电路中,由于模拟的lib没有写的很完备,所以前端人员要求到达模拟的信号有的就有skew要求,比如模拟block上有data_in[0:7],这几个输入信号是从FF的Q端而来,比如是data_in_reg[0:7], 这八个reg是由同一个clock 触发,目前我们是这样做的,先把clock tree做好,skew尽量小一点,然后再将这八个reg的Q端分别设为clock root点,他们各自的leaf pin就是data_in[0]....data_in[7],然后把这些reg的Q端的root point放在同一个clock group中,从而实现让他们到达data_in[0:7]的skew符合前端人员要求,不知道版大还有其他的更方便的方法吗,因为如果要求平衡的skew特别多的时候,就非常不方便.