微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > unconstraint path

unconstraint path

时间:10-02 整理:3721RD 点击:
我想问一下,我做的一个小的top,里面有4个block,其中有一个block的IO timing特别差,input porrt 到output port在sdc里面是false path的,结果特别差,但是,到我top level是能看到这条path的,现在我打开了这个block,请问我如何在block level加约束,对这条path进行优化,目前我加了group_path并且reset_path -from -to结果一报timing还是unconstraint的,急求,在线等。

自顶,求大神解决一下

求小编

你是说在block里面出现from_primary_input_to_primary_output,但是该path又是false_path,但在top上看正常path的情况?
这样的话,可以用set_max_delay的方式去约束这段逻辑,应该可以解决unconstraint的问题,但是如果出现timing过不了的话,可能需要修改design让这段逻辑变短。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top