Path is unconstrainted

报告如下：
Startpoint : my207/u2_tx/di_buffer_reg_0(falling edge-triggered flip-flop clocked by I_FCLK)
Endpoint :my207/u2_tx/di_buf_dly_reg_0
(rising edge-triggered flip-flop clocked by TXCLK_div11520_OUT)
Path Group: (none)
Path Type: max
PointIncrPath
--------------------------------------------------------------------------------------------
clock_network_delay (ideal)2.002.00
my207/u2_tx/di_buffer_reg_0/CKN(NDRNHSV2)0.002.00 f
my207/u2_tx/di_buffer_reg_0/Q(NDRNHSV2)0.382.38 r
my207/u2_tx/di_buf_dly_reg_0/D(NDRNHSV2)0.002.38 r
data arrival time2.38
--------------------------------------------------------------------------------------------
(Path is unconstrained)
两个问题：
1.start point是fall edge，end point是rising edge，这样的话dc能正常检查吗
2.这属于跨时钟域的路径，可以问前端这条路径是否真实存在，然后设false_path，现在的问题是为什么会显示Path is unconstrained，是哪里出现问题了吗
求指教

这种path是可以存在的，半周期check，至于具体能不能设false path需要和前端的人确认

诶，我想问问，这种path is unconstrained的发生，有可能 是因为什么原因吗，前面的时钟也定义了

capture clk 和 launch clk不在一个group,是异步时钟，PT不会检查的，所以是unconstrained

thank for the answer, learning

谢谢！