AMR "ahb to apb bridge sync-down",是否需要设置multi cycle path
时间：10-02
整理：3721RD
点击：
如题。如果需要改如何详细设置?
再就是PCLK该如何create时钟?
谢谢！
再就是PCLK该如何create时钟?
谢谢！
create_generated_clock -name PCLK -edges {1 2 7} -source HCLK_PIN [get_pins AND/Z]
set_multicycle_path -setup 3 -from [get_clocks PCLK] -to [get_clocks HCLK] -end
set_multicycle_path -hold 2 -from [get_clocks PCLK] -to [get_clocks HCLK] -end
set_multicycle_path -setup 3 -from [get_clocks HCLK] -to [get_clocks PCLK] -start
set_multicycle_path -hold 2 -from [get_clocks HCLK] -to [get_clocks PCLK] -start
仅供参考，欢迎讨论