微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如果出现ICG的setup的违例,应该怎么解决

如果出现ICG的setup的违例,应该怎么解决

时间:10-02 整理:3721RD 点击:
为什么ICG容易引人setup的violation

enable端是full clock path,而ck端是half path, 自然capture 就紧张了

在place的时候加余量修,cts的时候useful skew,实在不行只能拿掉该icg,

加ICGgroup的权重去优化,然后icg fanout加bound也是可以优化的吧?
除了这还有方法没呢?

加false path吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top