微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于power switch的问题

关于power switch的问题

时间:10-02 整理:3721RD 点击:
现在有一个多电压域设计,需要加入power switch ,我的步骤是先载入UPF,定义power switch,然后map power switch,然后creat power gate cell,但是无论如何 这些power switch instances 都associate不上我在UPF中定义的power switch,请问我这样在ICC中的步骤正确吗?
不能associate的原因一般是什么?
定义power switch的命令应该是没用错,在公司用公共服务器上网,不方便把命令发上来

可能是upf写的问题,
但实际上前端网表里面的powerswitch就是一个cell而已, 直接创建也行,虽然不太规范,
把in,out net写清楚即可
后端根据这个cell进行扩展成array或者ring,
正确的map到该cell 还是前端综合的事情

我们现在综合出来的网表并没有switch cell,map的时候其实在版图里面也还没有实例化,而是在map完了之后,在电源网络规划之前,
用creat——cell实例化了这些cell,然后通过set location摆放,做成array的,这样的流程合理吗?

可以,我以前也是这么干的,只要mtcmos的控制信号连接正确就行
网表里面map不出来,就只能后端自己搞了,怎么办呢

可是我先在在check_mv_cel 的时候报错,说是它的VDDG,也就是链接顶层电源的一端,从版图上明明已经打孔连上来了,但是报错说是无法确定它的连接,原因是parent power switch没找到,
然后我觉得就是这些instance没有associate到我设置的power switch的原因

你是说save_mw_cel吧,看来还是upf 使用的问题

哦,我写错了,现在check_mv_design -power_nets 的时候会报错,supply net connection cannot be determined for power pin VDDG on cell XXX , failure reason : no parent power switch for switch cell instance
然后,associate_mv_cells的时候,会提示8503 power switch instances not associated with any UPF power switchs
就感觉是,我在UPF中定义的power switch 并没有与我create cell实例化的power gate cell联系起来,你有遇到过这种问题吗

check_mv_design很多error,warning需要自己去waive的, 不是所有error都要紧的
自己确认ok就行了

power switch cell 没指定成功

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top