place_opt和clock_opt优化

只是size up/down了吧，不会插入其他东西的，只是名字变了，不然逻辑变了

确实插入了。并且最后大部分这种CEL并没有连接，就单独放着。是因为在.lib文件中有些CEL 设置了dont_use和dont_touch 为true。这个设置会导致这个问题的出现吗?

logic optimization包括很多种优化，size up/down , logic remapping
具体细节不用管太多，
你说的cel没有连接是什么意思?是place加入的么
dont_use的cell 一般是不会被使用的，

place 优化中加入cell。就单独的一个cell放在那里，从各个图层看都没有连接。

report_cell -connection 也没有么， place完又不是route完，怎么会有route连接呢

是route后的发现，因为它们的名称后缀是 ***/icc_place_opt_*。现在发现的问题大概是原厂提供的标准单元库出现问题。现在我重新生成库，重跑apr试试。
非常感谢小编！

好奇怪的问题