微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合时很多cell没有clock gated

DC综合时很多cell没有clock gated

时间:10-02 整理:3721RD 点击:
请教一下大神,综合时报了一下report_clock_gating,发现很多flip-flops 没有clock gated,怎么处理啊?

有一个覆盖率的问题, 一般90%几吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top