两个input clock经过or gate之后分频，分频的source clock应该怎么设置
时间：10-02
整理：3721RD
点击：
A，B两个input clock经过or gate后分频，在分频的flipflop上create_generated_clock,source clock应该怎么设置呢
分别设， -add即可，
create_generated_clock [get_pins ff/Q] -name C -source [get_ports A] -add
create_generated_clock [get_pins ff/Q] -name C -source [get_ports B] -add
是这样?
create_generated_clock [get_pins ff/Q] -name C -source [get_ports A] -add
create_generated_clock [get_pins ff/Q] -name C -source [get_ports B] -add
这样第二行会覆盖第一行