微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > IP的dout输出到第一个reg的时序怎么约束

IP的dout输出到第一个reg的时序怎么约束

时间:10-02 整理:3721RD 点击:
现在用一个flash的IP,但ip的lib库里的无dout时序。怎么样确保IP的dout输出到第一个reg的D端的时序不会出现问题?尤其是hold方面,怎么做时序约束

此时IP就相当于一个Register,只要把时钟定义了就自动约束

我想如果IP的时序库是准确的,估计应该是。但目前的情况是IP的时序库对输入输出口的时序描述不准确~

这个该问IP team吧

多加delay cell就行了吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top