怎么set io delay 值

如果有一个output pin A ，它有两个timing path ，P1，P2 分别 对这一个output pin 有输出，
并且P1 属于 clka， P2 属于clkb，clka跟clkb，在design的其他地方有talking，但是在port A
没有talking。
哪位大神能指点一下，这个output A的 delay 值怎么设呢?

可以-add_delay的，针对不同的clk， 分别设就行了

这个我知道，如果你这样设
set_output_delayvalue— clock clkaA
set_output_delayvalue— clock clkbA—add_delay
icc 就会在A 点检查从clka到clkb的timing,开始我已经说了，
在A点两个clk没有talking,但是在design的其他点有，所以也就
没法设从cka到ckb设false path！

一般io会用virtual clock的。create 两个virtual clock。如create 了vir_clka和vir_clkb。用这两个来约束io。然后把vir_clka与clkb设为异步set_clock_groups asyn ......。具体命令自己查下。