后端面试--每日一题（001）

好久没有被面试了，最近因为工作变动的原因，不得不再熟悉一下那些经典的后端面试问题，顺便拿来同大家分享。
为了便于讨论，以每日一题的方式发贴，问题有难有易，欢迎同行们就同一个问题的各种情况做深入的讨论。
如果把所有这些问题都搞懂了，估计就该轮到面试官头大了。
以下三个是最经常被问到的，基本上属于介绍性的题目，无所谓正确答案，在我看来，这些不算真正的问题。

• Discuss about the projects worked in the previous company.
  介绍一下你在公司里做过的项目
• What are physical design flows, various activities you are involved?
  介绍一下你们的后端流程（假设是从gate level netlist开始的），你负责哪一部分?
• Design complexity, capacity, frequency, process technologies, block size you handled.
  芯片的工艺，面积，standard cell 的gate count，FF的个数，memory macro的个数，时钟频率，时钟个数，是hierarchy还是flatten flow，
  如果是flatten flow，分成几个block

下面是第一个真正的问题：
Why power stripes routed in the top metal layers?
为什么电源走线选用最上面的金属层?
难度：1
难度指数:
1:常识--无论是否有工作经验，都应该准确回答
2:简单--只要做过一点后端的设计，就应该明白
3:一般--有实际工作经验一年左右，做过2个以上真正的设计，应该可以答上来
4:较难--在这个特定的领域有较多的研究，并积累了一定的经验
5:很难--基本上是专家级的牛人了！

如何做Floorplan?如果我发现我摆的一个Floorplan有很多Routing的DRC，你会如何解决。假如这个Design的Utilization只有60%左右。

因为顶层金属通常比较厚，可以通过较大的电流

回答正确，不过换一种说法可能会更好。

高人啊

减少寄生电容的影响，减少串扰的影响！

1.高层更适合global routing.低层使用率比较高，用来做power的话会占用一些有用的资源，
比如std cell 通常是m1 Pin 。
2. EM能力不一样，一般顶层是低层的2~3倍。更适合电源布线。
3.一般ip占用的层次都靠近下几层，如果上层没有被禁止routing的话，top layer 可以穿越，低层是不可能的，并且高层对下层的noise影响也小很多。

回答到楼上的程度，面试一定会被加分的

谢谢，得到陈老大的嘉奖实是荣幸，
我是看着陈小编的帖子成长的，至今怀念edacn的版面。
我是您的粉丝。

IR drop 小！

每天坚持看一定会很大收获

看完之后很有启发，虽然有段时间没做后端了。

支持7楼

Top Metal的rule一般都比较大，用来跑信号线（其他metal层跑P/G）跑不了几条，比较浪费。
可不可算一个原因呢。

紧跟陈老师步伐，一天一题

感谢啊，感谢，刚刚学

为什么标准单元的电源线都是M1的，而不是高层金属?encounter里面special route时候的电源线就是M1啊。

circuit夹在电源和地之间，就像三明治，电源和地是否可以看作是平板电容的两级?

这个帖子真的很好可惜今天才看到

还有一个， 顶层金属离 bonding点最近。

問題是拿top來當power的話，假如是p&r，那麼假如top是8，那麼不就從8打via到1，那麼不就擋住很多route 的面積?

如果有8层金属，一般只拉pg拉到 m4或者m5

所以說APR 不能說一定拿top來拉power

必须顶一下