Design Compiler的max_capacitace和min_capacitance violations如何消除

各位大侠：
在DC综合后，报告里面没有setup和hold的violations，但是有max_capacitace和min_capacitance violations，要消除它们，有哪些方法呢?

ADR_I[4]是设计顶层输出PAD IO的input pin信号，加buffer可以消除它的max_capacitace violation，对吗?但是我的脚本是对设计的PAD进行约束的，对内部模块的output设置set_load好像不起作用，如何消除呢?
PSDA_host1是设计顶层双向PAD IO的PAD端信号，这个min_capacitance violation怎么消除?谢谢！

DC综合用不着非要clean吧
这个后面PR来解决更方便

ignore

好的，谢谢！

好的，谢谢！