微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > LVS 端口和电源的问题

LVS 端口和电源的问题

时间:10-02 整理:3721RD 点击:
各位英雄,我在LVS的时候,脚本从gds中提出的sp文件,top cell 没有端口,一个都没有,另外还有一个错误,Error:Power or ground net missing。哪位英雄遇到过相似问题帮忙指点指点,多谢了~
另外,addiotext命令把端口打到了金属层上,这应该也是有问题的吧~

我来学习了!

没有定义电源地port的名字,你可以看看rule。
为何用脚本提取sp?

估计是端口的label属性有误,看看是不是drw的,改过来就好了~

LVS规则中指定了电源和地, LVS POWER NAME"VDD"; LVS GROUND NAME"VSS";所以觉得很奇怪~

兄弟,你的意思是addiotext之后,还要在virtuoso里面去修改text的属性?可是这个text是打在drawing上的;

可能要用metal text打 ,
看工艺的, 比如m1是31 , metal text1 是131 ,
dbAddIOText XX XX 用metal text layer来打,直到 你gds出来的top spice 能有正确的port为止,

呵呵,我用的是特许的库,他的金属层上有好几种datatype,比如第四层金属号是20,20 0表示第四层上的drawing,20 5表示text,20 10表示label,所以addiotext这个命令不能指定text,直接打到了drawing上,呵呵,我想请兄弟帮我指点指点,这些label要打在metal drawing上么?工具是如何通过这些label认定他们就是顶层单元的端口的?这个原理是怎么回事,多谢~

runset 里面有 TEXT DEPTH PRIMARY ,
还有些有关TEXT ATTACH到那层的说明, 看看就知道 calibre是怎么知道如何通过text层找到port的,
CHARTERED 也应该有metal text层吧,一般不用drawing打label ,

其实我这些IO 在sp里可以找到,只是Calibre没把他们当成顶层单元的端口,到是把它作为内部的单元了,所以顶层单元端口一直为0

实在不行自己在layout里面打啊, 一样的,只要calibre能认出port来就行,

感谢各位关注,问题已解决~

lvs 如果没有pg信息,是最严重的错误,会导致海量的错误,pg 是最basic的,先把pg弄对,可能会少90%的error
看一下rule file,用哪层做text很清楚的

做LVS之前先要把电源的lable打上 否则就会出现Power or ground net missing
在ICC里面打的pin在virtuoso里面识别不出来 那些端口lable的属性是drw 把属性改成net就可以了

要确定这些写有IO名字的metal text layer在GDS上是在最顶层的,因为LVS时工具是从顶层的IO trace进去的。

学习。

崩溃啊。

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top