微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock source latency问题

clock source latency问题

时间:10-02 整理:3721RD 点击:
report_timing -path full_clock时,capture path和launch path用的是同一个时钟PLLCK_MUX,报出的结果显示launching path的clock source latency是2.68,capturing path的clock source latency是2.36,为什么同一个时钟的clock source latency还不一样啊?ocv会影响clock source latency吗?

derate吧, 估计你加了

恩恩,设置timing derate了,用了下面的值:set_timing_derate -early 0.95
set_timing_derate -late1
但是用capturing path的clock source latency 2.36除以0.95结果也不是2.68啊还有,icfbicfb大,您感觉.18工艺有必要设置timing derate吗

90nm以下才需要,

恩恩,I see,谢啦哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top