微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于平衡时钟网络

关于平衡时钟网络

时间:10-02 整理:3721RD 点击:
大家好,我现在在做一个设计的布局布线,有这样一个功能想在Encounter里实现:设计有一个时钟信号输入端口CLK,另外还有5个时钟信号输出端口CLK_O[0:4]。CLK_O[0:4]其实是通过BUFFER直接连到CLK上的,CLK_O[0:4]会被送给其他设计作为时钟,因此希望在做当前设计的布局布线时,能够对CLK_O[0:4]进行延迟的平衡。不知道在Encounter里应当如何操作?请大家提供一些思路,谢谢!

create clock from CLK,define sync pin on CLK_O[0:4]

做完CTS以后,就会考虑skew,不需要特别设置的

人工调整下就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top