微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,分频的时钟与原时钟之间不平衡怎么做

求助,分频的时钟与原时钟之间不平衡怎么做

时间:10-02 整理:3721RD 点击:
做cts时,假设有源时钟clk,和产生的分频时钟clk2,目标是clk之间做平衡,clk2之间做平衡,但clk和clk2之间不需要做平衡(如果做会插入很多buffer,但功能上这两个模块无交集不需要平衡),目前我的想法是创建2个时钟节点分开做,请问有其他或者简便方法吗?软件encounter的,谢谢

我遇到过分频的始终导致的某个路径的删了我特别大,不知道你见过这种情况吗?如何解决?

做时钟树时,两个点分别作为起点就可以了。CLK2的分频输入点(一般寄存器的CK)也不要设为leafpin,避免CLK为了平衡而多插buf

分频节点设置为
set_clock_tree_exception -exclude_pins
本人初学icc,仅供参考和讨论

模拟qq群群主?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top