微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于plan group的理解 不知道对不对

关于plan group的理解 不知道对不对

时间:10-02 整理:3721RD 点击:
如三个.v文件 每个.v文件中有一个module(模块),一个top.v这个文件中调用了a.vb.vc.v(前面三个.v文件)
DC综合时候,正常综合不使用 -ungroup_all 即不打散,那么写出来的网表就是带有层次的;
在ICC的floorplan阶段,用命令create_paln_group -coordinate {10 10 30 20 20 20 30 30} top/decode[假设decode是a.v中的模块]

意思就是在place的时候,让工具把这个decode模块中的cell摆放到我定义的区域在中去

plangroup就是类似于partition的东西, 完全的hier ,外面进不去,里面出不来,

这个说的太笼统了,不如举个例子,就像我举的那个例子 不知道是不是这个意思

对,place完你就看到了

上一篇:关于平衡时钟网络
下一篇:critical path

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top