微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter加入TIEHI/TIELO后仍有部分线连接VDD/VSS

encounter加入TIEHI/TIELO后仍有部分线连接VDD/VSS

时间:10-02 整理:3721RD 点击:
如题,大部分连接TIEHI/TIELO,但顶层模块Pin口还是连接VDD/VSS。各位有遇到过这种情况吗?

人工eco addinst/addnet/attachterm来搞, 这个icc也有这个问题的, port加不上

谢谢,我查到的是不用管这个也没关系,顶层模块Port接VDD/VSS的,在模块内部是floating的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top