综合后网表问题

1, 没有影响。可以拿综合后的网表重新跑一遍仿真验证一下。我们的流程中有这一步，防止在综合阶段出错。
2, 网表中出现的1'b0, 1'b1，到后端时，会连接到 TieHi, TieLo cell上。

对， formality过了就行

恩。多谢指导

刚查了一下，formality是形式化的。还需要认真学习，多谢小编

对硬件描述语言不是太熟

在综合的过程中，很多型号都会被综合掉的，不需要担心

恩，多谢指导！

1‘b0,1'b1这些单元在ICC设计中会接到Tie单元上，所以这个不用担心