微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于mux的clock gating check的一个问题

关于mux的clock gating check的一个问题

时间:10-02 整理:3721RD 点击:







手册中根据上面的两幅图,如下设置:
set_clock_gating_check -high [get_cells UMUX0]
# The -high option indicates an active-high check.
set_disable_clock_gating_check UMUX0/I1

没有太理解第一幅图中它说的是什么意思,从而如此设置了?

说实在的,mux还经常忘记加这个 clock gating check ,

请问版大,这个说的是什么意思呢?我不是很理解啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top